华为Mate90突然入网丨华为Mate XT2芯片又变了丨苹果A20 Pro芯片结构曝光—科技信息差
一颗本该因高密度堆叠而过热的芯片，却在实测中运行得更冷、更省电——这看似违背物理常识的现象，正成为华为突破后摩尔时代瓶颈的关键。
2026年9月4日，华为半导体首席科学家何庭波在中科院预印本平台ChinaXiv更新其关于“τ芯片”（Tau Chip）的技术论文，首次系统解释了LogicFolding架构如何通过重构芯片内部数据通路，在提升晶体管密度的同时显著降低功耗。这一成果直面行业对3D堆叠芯片“高密度等于高发热”的普遍质疑。
传统观点认为，将更多晶体管垂直堆叠虽能提升集成度，但会加剧散热难题。热量在多层结构中难以有效导出，导致频率受限、可靠性下降。然而何庭波指出，业界长期忽视了一个关键事实：芯片能耗不仅来自晶体管“计算”，更大量消耗于数据在芯片内部的“通勤”——即信号在长距离金属连线中的传输。
据论文披露，在典型移动负载下，动态功耗约占总功耗的90%，其中互连电容引起的能量损耗随制程微缩日益突出。LogicFolding技术正是从这一痛点切入：通过将部分逻辑电路从平面布局重构为上下折叠结构，将原本需横向跨越数百微米的信号路径，转化为仅数十微米的垂直连接。
实测数据显示，在基于τ定律设计的麒麟2026芯片中，关键模块的连线长度平均缩短20%，部分路径最多压缩70%。时钟布线长度减少28%，时钟缓冲器数量从4.36万个降至1.9万个。这种“少跑远路”的设计直接转化为能效提升：在相同性能下，NPU功耗下降66%，GPU降低58%，CPU大核功耗减少41%。
尤为引人注目的是NPU单元的表现：维持29 TOPS算力不变，工作频率降低63%，供电电压从0.85V降至0.55V，功耗密度骤降73%。这表明τ架构并非单纯追求堆叠层数，而是通过电路级协同优化，将“时间余量”转化为“能量节省”。
不过，何庭波亦强调，LogicFolding并非万能解。论文特别提到，数字信号处理器（DSP）等模块因数据流特性不同，未能获得同等幅度的能效增益。这暗示τ技术的有效性高度依赖于电路类型与工作负载特征，其规模化应用仍需针对性设计。
据公开信息，华为已将τ原理应用于数百款芯片，并计划于2026年秋季推出首款搭载LogicFolding架构的旗舰麒麟芯片。若该技术能在终端产品中稳定复现实验室数据，或将重塑3D集成的发展逻辑——从“堆得更高”转向“连得更短”。
在全球先进制程逼近物理极限的背景下，华为的τ路径提供了一种不依赖EUV光刻或新材料的替代方案。但其长期竞争力仍取决于良率控制、散热工程与生态适配能力。正如论文所言：“τ的用武之地不止一处，但成败终系于功耗。”
本文由AI辅助生成
