一个荒诞又狗血的财阀故事，如何卡住全球AI的脖子｜SK海力士崛起史【硅谷101】
DDR5内存接口芯片出货结构剧变，第三代与第四代产品合计占比已超五成
2026年第三季度，中国芯片设计企业澜起科技披露的最新进展显示，其在高速互连与内存接口两大技术赛道正加速推进产品迭代。据公司9月3日发布的投资者关系活动记录表，澜起已于今年7月在全球率先试产CXL 3.2 MXC芯片，并成功导入三星电子与SK海力士的下一代CXL模组开发流程。这一进展标志着中国企业在计算内存扩展（Compute Express Link）生态中首次实现从标准跟随到技术引领的关键跨越。
“我们不是在追赶，而是在定义下一阶段的互连性能边界。”一位参与CXL3.2项目的核心工程师透露。CXL协议作为解决AI服务器内存墙问题的核心技术路径，正成为全球数据中心升级的关键基础设施。澜起此次推出的MXC（Memory Expander Controller）芯片支持CXL 3.2规范，具备更高带宽、更低延迟和更强的缓存一致性能力，可显著提升大模型训练场景下的内存池化效率。
[IMG:1]PCIe与以太网Retimer同步推进，互连芯片矩阵趋于完整
除CXL外，澜起在PCIe物理层芯片领域亦取得系统性突破。公司已完成PCIe 6.x/CXL 3.x Retimer芯片的量产版本流片，并正式列入PCI-SIG官方供应商名录。该芯片用于补偿高速信号在长距离传输中的损耗，是构建高密度AI服务器和交换机不可或缺的组件。据业内人士分析，澜起此举使其成为少数同时覆盖CXL控制器、Retimer与Switch的本土厂商。
按照规划，澜起将在2026年内完成PCIe Switch工程样片流片，并同步推进PCIe 7.0 Retimer及以太网PHY Retimer芯片的样片开发。这一布局显示出公司正从单一内存接口供应商，向全栈高速互连解决方案提供商转型。市场研究机构Omdia在《2026年数据中心互连芯片市场展望》报告中指出，到2027年，全球CXL相关芯片市场规模有望突破40亿美元，年复合增长率达58%。
[IMG:2]DDR5迭代加速，第六代RCD支持9200MT/s速率
在传统优势领域内存接口芯片方面，澜起持续领跑。其DDR5第六子代寄存时钟驱动器（RCD）芯片已向客户送样，支持数据传输速率高达9200 MT/s，较第五代提升约15%。第五子代产品已进入规模出货阶段，而第三、第四子代合计出货量占比突破50%，反映出服务器厂商对成熟制程与成本优化方案的强烈需求。
值得注意的是，第二代MRCD（Multi-Function RCD）与MDB（Memory Data Buffer）芯片虽已进入规模试用阶段，但大规模上量仍需等待支持CXL内存模组的新一代CPU于2027年量产。此外，公司时钟芯片产品线已获得首批量产订单，高精度实时时钟（RTC）芯片预计将于2026年下半年完成工程样片流片。
技术领先背后的风险：生态依赖与产能爬坡挑战
尽管技术进展显著，澜起仍面临多重经营风险。其CXL芯片的商业化高度依赖三星、SK海力士等存储巨头的产品节奏，以及英特尔、AMD下一代CPU对CXL 3.2的支持进度。若主要客户推迟产品发布，将直接影响澜起2027年“CXL规模商用元年”的预期兑现。
此外，先进封装与测试资源紧张可能制约产能爬坡。据SEMI 2026年8月发布的《全球半导体设备与材料报告》，高端CoWoS与InFO封装产能利用率已连续三个季度超过95%。澜起若无法锁定足够封测产能，或将延缓产品交付。不过，凭借先发优势与深度绑定头部客户的策略，澜起已在CXL生态中占据关键卡位，为中国半导体在高端互连领域的自主可控迈出实质性一步。
本文由AI辅助生成
